Nachlese ESTC 2024

Vom 11. bis 13. September fand in Berlin die 10. IEEE Electronics System-Integration Technology Conference (ESTC 2024) statt. Als eine der führenden internationalen Veranstaltungen im Bereich Elektronikpackaging und Systemintegration und als „Schwesterveranstaltung“ zur EMPC ist sie für die IMAPS-Community vom besonderen Interesse. Im Mittelpunkt der Vorträge und Diskussionen zwischen Vertretern aus Industrie und Forschung standen erneut die neuesten Entwicklungen in der Montage- und Verbindungstechnologie.

Die Konferenz wurde im Mercure Hotel MOA Berlin, einem 4-Sterne-Designhotel im Stadtteil Tiergarten, abgehalten. Die Teilnehmer lobten vielfach die gelungene Wahl der Location und die ausgezeichnete Organisation der Veranstaltung.

Hier ist eine kurze statistische Zusammenfassung: Die Konferenz war mit über 400 Teilnehmenden aus mehr als 20 Ländern sehr gut besucht. Während des zweieinhalbtägigen Konferenzprogramms wurden drei Weiterbildungskurse angeboten, vier Keynotes gehalten und mehr als 150 Vorträge in 45 technischen Sessions (darunter sechs Spezialsessions) präsentiert. Zudem wurden 46 Poster in drei Poster Sessions vorgestellt. An der Fachausstellung nahmen 42 Firmen teil. Betrachtet man die Vorträge, so sticht die deutsche Community mit mehr als 50 Vortragenden deutlich hervor, gefolgt von Japan und Belgien mit jeweils knapp 15 Vortragenden.

Am Vormittag des ersten Konferenztages fanden wie gewohnt Weiterbildungskurse statt. Im Kurs „Advanced Packaging for MEMS and Sensors“ von Horst Theuss (Infineon) vertieften die Teilnehmenden ihr Wissen über die speziellen Anforderungen und Herausforderungen bei MEMS und Sensorverpackungen sowie die Bedeutung fortschrittlicher Verpackungstechnologien und deren Integration in verschiedene Anwendungen. Pradeep Lall (Auburn University) erläuterte in seinem Kurs “Automotive Electronics Reliability – Assurance Approaches and Challenges”, wie Halbleiter die Innovationen im Automobilbereich vorantreiben und welche Herausforderungen durch autonome Fahrtechnologien und Elektrifizierung entstehen. Dabei wurden auch Design-, Material- und Zuverlässigkeitsstrategien für Automobilelektronik in extremen Umgebungen behandelt. Im dritten Kurs „Flip Chip Fabrication and Applications“ von Eric Perfecto (IBM) wurden die Grundlagen der Flip-Chip-Fertigung und -Montagetechnologien sowie deren Zuverlässigkeitsbewertung und Fehlerarten vermittelt, mit besonderem Fokus auf Fein-Pitch-Verbindungen wie Cu-Pillar und Hybrid Bonding (unter 10 µm Pitch).

General Chair Tanja Braun (Fraunhofer IZM) bei der Konferenzeröffnung

Die drei Konferenztage wurden jeweils durch eine Keynote-Präsentation eröffnet, während der vierte Keynote-Vortrag die Konferenz abschloss. Die technischen Sessions wurden in fünf parallelen Tracks abgehalten, um die Vielzahl der Beiträge unterzubringen. Diese Sessions deckten ein breites Themenspektrum ab: Traditionell wurde viel Aufmerksamkeit auf Materialien für Kontaktierung und Gehäusung sowie auf verschiedene Aspekte der Zuverlässigkeit gelegt. Große Beachtung fanden auch die Fortschritte in der WLP-Technologie, Themen wie Hybrid Bonding, Fan-Out-Packages und heterogene Integration. Modellierung und virtuelles Prototyping sowie Leistungselektronik- und Hochfrequenz-Packaging spielten ebenfalls eine wichtige Rolle. Die Themen „The Future of Packaging in Europe“, „Wafer-level Photonics Packaging“, „Quantum Computing“ und „Education“ wurden zusätzlich zum Hauptkonferenzprogramm in speziellen Sessions behandelt. In den Pausen zwischen den technischen Sessions fanden im Atrium die Poster Sessions und die Fachausstellung statt.

Blick ins Atrium

Die Keynote-Präsentationen der ESTC 2024 deckten eine Vielzahl spannender Themen ab: Bernd Waidhas (Intel) sprach über “A Vision for Modular, Ubiquitous and Scalable Compute Systems”, Michael Hosemann (Siemens) beleuchtete “Electronics Integration: Challenges in Computed Tomography Scanners”, Yasumitsu Orii (Rapidus Corporation) thematisierte “Challenges and Opportunities of Semiconductor Packaging in the Chiplet Era” und George Orji (CHIPS NAPMP) präsentierte “CHIPS -NAPMP: Overview and Next Steps”. Darüber hinaus stellte CP Hung (ASE) in seinem eingeladenen Vortrag „Accelerating the AI Economy through Heterogeneous Integration“ die Meilensteine der Weiterentwicklung von Elektronikpackaging dar.

Im Anschluss an die technischen Sessions des zweiten Tages fand eine Podiumsdiskussion zum Thema “ Chiplet Architectures for Automotive: Package Options and Special Considerations” statt. An der Diskussion nahmen renommierte Experten aus verschiedenen Interessensgruppen teil, darunter Vertreter von Forschungseinrichtungen (imec, Fraunhofer IZM), der Automobilindustrie (Renault), Chipherstellern (Infineon, Nvidia, TSMC, ASE), Standardisierungs- und Beratungsorganisationen (IPC, TechSearch). Die Diskussion konzentrierte sich hauptsächlich auf die spezifischen Herausforderungen und Lösungen bei der Integration von Chiplets in Automobilanwendungen. Besondere Aufmerksamkeit wurde dabei den verschiedenen Verpackungsoptionen und den Zuverlässigkeitsanforderungen im Fahrzeug gewidmet.

Ein bedeutender Teil der Konferenz war die gut besuchte Ausstellung mit 42 teilnehmenden Firmen, die die Veranstaltung unterstützten und ihre Produkte sowie Dienstleistungen präsentierten. Die Firma AEMtec GmbH aus Berlin trat als Platinum Sponsor auf, während ASE und PacTech als Gold Sponsoren fungierten. Auch die Beiträge von acht Silver Sponsoren (ALTER, Besi, ERS, Infineon, Koh Young, LPKF, SCHMID und Schott) sowie 12 weiteren zweckgebundenen Sponsor-Paketen (übernommen von AES, Semilab, Swissbit, IPC, MKS, Heidelberg Instruments, Business Finland, Ajinomoto, Nova, EVG, AES, ESPAT) trugen zum Erfolg der Veranstaltung bei.

Der Stand des Platinum Sponsor AEMtec GmbH.

Zum Schluss wollen wir darauf hinweisen, dass alle eingereichten Artikel auf IEEE Xplore veröffentlicht werden.