ESTC 2024 vom 11.09. bis 13.09. in Berlin!

Die diesjährige IEEE ESTC-Konferenz findet im Hotel MOA Berlin. Geplant sind rund 120 mündliche und 70 Posterpräsentationen, in denen neue Entwicklungen in den Bereichen Advanced Packaging, Wafer-Level-Packaging, Zuverlässigkeit elektronischer Geräte und Leistungselektronik vorgestellt werden, um nur einige Themen zu nennen. Wie in den Vorjahren werden die Konferenzbeiträge im Konferenzbericht und in der IEEE Xplore-Datenbank veröffentlicht.

Hervorheben möchten wir an dieser Stelle die vier Keynote-Sprecher, die in diesem Jahr für Vorträge gewonnen werden konnten. Da wäre zum einen Johanna M. Swan. Als Intel Fellow und Direktorin des „Research and Systems Solutions in Components Research“ innerhalb der Technologieentwicklung bei Intel Corporation leitet sie ein multidisziplinäres Forscherteam, das mit der Entwicklung neuartiger Technologien und Package -„Architekturen“ beauftragt ist. Als Expertin für fortschrittliche Elektronikpackaging-Technologien begann Swan ihre Karriere bei Intel im Jahr 2000 und konzentrierte sich zunächst auf Packagelösungen für drahtlose Speichersysteme. Seit sie 2006 die derzeitige Position übernahm, haben Swan und ihr Team zahlreiche innovative Packagetechnologien entwickelt, darunter eine Multi-Die-Interconnect-Siliziumbrücke und eine damit verbundene Drucktechnologie (EMIB). Sie hält über 150 Patente, hauptsächlich im Bereich des elektronischen Packaging.

Einen ganz anderen Ein- und Überblick verspricht der Keynote-Vortrag von Dr. Michael Hosemann mit dem Titel „Electronics Integration: Challenges in Computed Tomography Scanners“. Dr. Michael Hosemann ist Leiter der Digitalelektronik im „Healthineers Computed Tomography Detector Center“ bei Siemens. Seine Arbeiten umfassen ein breites Spektrum von der Entwicklung von Front-End-Mixed-Signal-ASICs über PCB-Designs über Entwicklungen für ASIC-Steuerung und Datenverarbeitung bis hin zur drahtlosen Datenübertragung.

Am letzten Tag der Konferenz werden gleich zwei Keynote-Sprecher zu Wort kommen. Subramanian S. Iyer als Direktor des National Advanced Packaging Manufacturing Program (NAPMP) und angesehener Professor an der UCLA mit dem Charles P. Reames-Stiftungslehrstuhl für Elektrotechnik verspricht mit dem Titel „Packaging: Then, Now and in the Future“ Einblicke in laufende und zukünftige Entwicklungstrends. Als früherer IBM Fellow entwickelte er bedeutende Technologien wie SiGe-basiertes HBT und embedded DRAM. Er brachte innovative Package- und Device-Lösungen voran und beschäftigte sich mit Package-Architekturen auf Wafer-Level für medizintechnische Anwendungen.

Interessantes verspricht auch der Vortrag von Dr. Yasumitsu Orii mit dem Titel „Challenges and Opportunities of Semiconductor Packaging in the Chiplet Era“. Dr. Yasumitsu Orii arbeitete als einer der Ersten auf dem Gebiet des Flip Chip-Organic-Package, was einen bedeutenden Anteil an der Miniaturisierung von Festplatten in Labtops und Servern hat. Er entwickelte die C2-Technologie für kostengünstiges Flip-Chip-Bonding in der Unterhaltungselektronik, die an ein taiwanesisches Unternehmen lizenziert wurde. Bei IBM Research Tokyo leitete er Projekte zu 3D-IC und neuromorphem Computing.

Darüber hinaus warten viele andere interessante Vorträge auf Sie. Das genaue Programm finden Sie auf der Webseite unter: https://www.estc-conference.net/program/.

Weitere Highlights sind vier Fortbildungskurse am Morgen des ersten Konferenztages, ein EPS HIR-Workshop, Sondersessions zum ChipsAct und IPCEI-Projekt, zu Photonik und Quantencomputing sowie eine Podiumsdiskussion zum Thema „Chiplet-Architekturen für die Automobilindustrie“.

Hotel MOA Berlin – Außenansicht und ein erster Eindruck von Innen

Nicht verpassen! Anmelden zur IMAPS Herbstkonferenz am 17. und 18.10. wie jedes Jahr in München!

Natürlich möchten wir es an dieser Stelle nicht versäumen, auf die bevorstehende Herbstkonferenz schon mal hinzuweisen. Wie in jedem Jahr treffen wir uns in München an der Technischen Hochschule. Wir erwarten Vortragende aus Forschung und Entwicklung genauso wie aus der Industrie mit interessanten und neuen Ergebnissen zu aktuellen Themen der Aufbau- und Verbindungstechnik (Das genaue Programm wird, sobald es fertig zusammengestellt ist, auf unserer Home-page veröffentlicht.). Wir werden auch wieder mehrere Aussteller begrüßen können. Dazu gehören unter anderem die AEMtec GmbH und die Gantner Instruments GmbH. Wir freuen uns auch besonders, dass die budatec GmbH wie in jedem Jahr sich bereits einen Platz unter den Ausstellern gesichert hat.

Freuen Sie sich auf zwei Tage voller interessanter Gespräche und Diskussionen rund um alle Themen der Aufbau- und Verbindungstechnik angefangen von theoretischen Betrachtungen über technologische Aspekte bis hin zum fertig gestellten System und natürlich auf einen gemeinsamen Abend im Augustiner.

Bilder der letzten Herbstkonferenz 2023 (rechts: die Vortragenden)